Пояснительная записка к курсовому проекту по дисциплине: «Процессоры для цифровой обработки сигналов»

^ Выбор элементной базы. Изм.Изм. ЛистЛист № докум.№ докум. ПодписьПодпись ДатаДата ЛистЛист 108 К2.002.110.ПЗ К2.002.110.ПЗ TMS320C6201 содержит большой банк встроенной памяти и содержит мощный и разнообразный набор периферийных устройств. Память программ состоит из блока размером 64 кбайт, который может конфигурироваться пользователем как кэш-память или как табличная память. Память данных TMS320C6201 состоит из двух блоков ОЗУ размером по 32 кбайт для улучшения параллелизма. В состав периферийных устройств входят два многоканальных буферизованных последовательных порта (McBSP), два таймера общего назначения, интерфейс хост-порта (HPI) и интерфейс внешней памяти (EMIF) для непосредственного подключения к SDRAM или SBSRAM, а также асинхронной памяти. Высокопроизводительный ЦПОС с фиксированной точкой TMS320C6201 Длительность цикла инструкции 5 нс Тактовая частота 200 МГц Восемь 32-разрядных инструкций/цикл 1600 миллионов инструкций в секунду Ядро ЦПУ ЦПОС TMS320C62x с архитектурой VelociTI усовершенствованного очень длинного слова инструкции (VLIW) Восемь независимых функциональных блоков: Шесть АЛУ (32-/40-разр.) Два 16-разрядных умножающих устройства (32-разрядный результат) Архитектура чтения-записи с 32 32-разрядными регистрами общего назначения Упаковка инструкций снижает размер кода Все инструкции условия Особенности набора инструкции Байт-адресуемые (8-, 16-, 32-разр. данные) 32-разрядный адресный диапазон 8-разрядная защита от переполнения Насыщение Извлечение битового поля, установка, сброс Счет бит Нормализация 1 Мбит встроенного статического ОЗУ 512 кбит внутренней кэш-памяти программ (16 тыс. 32-разр. инструкций) 512 кбит внутренней памяти данных с двухпутевым доступом (64 кбайт), организованной как 2 блока для улучшения параллелизма 32-разрядный интерфейс внешней памяти (EMIF) Непосредственное подключение к асинхронной памяти: статические ОЗУ и ЭППЗУ Непосредственное подключение к синхронной памяти: SDRAM и SBSRAM Четырехканальный контроллер прямого доступа к памяти (ПДП) со вспомогательным каналом 16-разрядный интерфейс хост-порта (HPI) Доступ ко всей карте памяти Два многоканальных буферизованных последовательных порта (McBSP) Непосредственное подключение к фреймерам T1/E1, MVIP, SCSA Совместимость с ST-Bus-Switching До 256 каналов в каждом Совместимость с AC97 Совместимость с интерфейсом SPI (Motorola) Два 32-разрядных таймера общего назначения Конфигурируемый тактовый генератор с ФАПЧ Граничное сканирование в соответствии с IEEE-1149.1 (JTAG) 352-выв. корпус BGA (суффикс GJC) 352-выв. корпус BGA (суффикс GJL) КМОП-технология 0.18-мкм/5-уровневая металлизация 3.3В-ый ввода-вывод, внутреннее питание 1.8ВИзм. Лист № докум. Подпись Дата Лист 11 К2.002.110.ПЗ Изм. Лист № докум. Подпись Дата Лист 12 К2.002.110.ПЗ Структурная схема Расположение выводов TMS320C6201 в 352-выводных корпусах BGA (суффиксы GJC/GJL, вид снизу): Выбор АЦП пал на 16-битный последовательный MAX1169 корпорации MAXIM. ЦАП -Изм. Лист № докум. Подпись Дата Лист 13 К2.002.110.ПЗ - 16-битный последовательный MAXIM . Оба АЦП и ЦАП могут работать с частотой до 10 МГц, это удовлетворяет требованию – обработать 48кГц сигнал. Принципиальная схема индикации приведена в приложении.

Похожие:

	Пояснительная записка к курсовому проекту по дисциплине: «Процессоры... Вычислительная система цифровой обработки сигналов в реальном времени пояснительная записка		Пояснительная записка к курсовому проекту по дисциплине: «Процессоры... Вычислительная система цифровой обработки сигналов в реальном времени пояснительная записка
	Пояснительная записка к курсовому проекту по дисциплине «Процессоры... Стивен Смит. Научно-техническое руководство по цифровой обработке сигналов [Электронный ресурс] / Пер с англ фирмы «Автэкс». – С-пб,...		Пояснительная записка к курсовому проекту на тему микропроцессорная...
	Пояснительная записка к курсовому проекту по дисциплине «Cхемотехника» Цель данного курсового проекта заключается в проектировании препроцессора, предназначенного для аппаратной реализации различных функций...		Пояснительная записка к курсовому проекту по дисциплине «Электроника и схемотехника» Цель данного курсового проекта заключается в проектировании препроцессора, предназначенного для аппаратной реализации различных функций...
	Пояснительная записка к курсовому проекту по дисциплине " микропроцессорные системы "		Мультиклеточные процессоры Мультиклеточное ядро с принципиально новой (пост-неймановской) мультиклеточной архитектурой предназначено для решения задач управления...
	Пояснительная записка к курсовому проекту “ Описание приведено для 16 разрядного ассемблера и работы только со словом (2 байта). 6		Пояснительная записка к курсовому проекту по дисциплине «Схемотехника эвм» Курсовой проект выполнен в целях закрепления теоретических знаний, полученных во время изучения курса «Схемотехника эвм», а также...